克勞德高速數(shù)字信號測試實驗室 2.1高速信號傳輸定義 高速信號傳輸是一定條件下的(電)信號傳輸,這里的條件對數(shù)字(電)信號而言,是指信號傳輸通道長度與信號帶寬波長的關(guān)系,對模擬信號而言,無論帶寬大小,都被看作高速信號傳輸。2.1.1信號傳輸?shù)南?..
2.4電源完整性的概念 2.4.1電源完整性的定義 電源信號是電信號的一個特例,因此,電源完整性是信號完整性的一個特例,電源信號在傳輸過程中同樣具有完整性的問題。電源完整性,英文為PowerIntegrity,簡稱PI,指電源系統(tǒng)所產(chǎn)生的電源信...
由于每對數(shù)據(jù)線和參考時鐘都是差分的,所以主 板的測試需要同時占用4個示波器通道,也就是在進行PCIe4.0的主板測試時示波器能夠 4個通道同時工作且達到25GHz帶寬。而對于插卡的測試來說,只需要把差分的數(shù)據(jù)通道 引入示波器進行測試就可以了,示波器能夠2...
采用AC耦合方式的另一個好處是收發(fā)端在做互連時不用太考慮直流偏置點的互相影響, 互連變得非常簡單,對于熱插拔的支持能力也更好。 (3)有利于信號校驗。很多高速信號在進行傳輸時為了保證傳輸?shù)目煽啃?,要對接?到的信號進行檢查以確認(rèn)收到的信號是否正確。...
2.1.5高速信號傳輸?shù)慕缍? 高速信號可以定義為:需要對其傳輸線進行設(shè)計,以確保在傳輸過程中其波形失真度可以接受的那些信號。界定高速信號傳輸?shù)囊罁?jù)有以下兩條。 ①對于模擬信號,所有模擬信號傳輸都應(yīng)該看作高速信號傳輸,因為模擬信號傳輸一般要求傳輸...
由于每對數(shù)據(jù)線和參考時鐘都是差分的,所以主 板的測試需要同時占用4個示波器通道,也就是在進行PCIe4.0的主板測試時示波器能夠 4個通道同時工作且達到25GHz帶寬。而對于插卡的測試來說,只需要把差分的數(shù)據(jù)通道 引入示波器進行測試就可以了,示波器能夠2...
是用矢量網(wǎng)絡(luò)分析儀進行鏈路標(biāo)定的典型連接,具體的標(biāo)定步驟非常多,在PCIe4.0 Phy Test Specification文檔里有詳細描述,這里不做展開。 在硬件連接完成、測試碼型切換正確后,就可以對信號進行捕獲和信號質(zhì)量分析。正式 的信號質(zhì)量分...
很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機就采用了8根并行數(shù)據(jù)線和16根地址線;CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線; 現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分...
時間偏差的衡量方法。由于信號邊沿的時間偏差可能是由于各種因素造成的,有隨機的噪聲,還有確定性的干擾。所以這個時間偏差通常不是一個恒定值,而是有一定的統(tǒng)計分布,在不同的應(yīng)用場合這個測量的結(jié)果可能是用有效值(RMS)衡量,也可能是用峰-峰值(peak-peak)衡...
基本上可以看到數(shù)字信號的頻域分量大部分集中在1/7U,這個頻率以下,我們可以將這個頻率稱之為信號的帶寬,工程上可以近似為0.35/0,當(dāng)對設(shè)計要求嚴(yán)格的時候,也可近似為0.5/rro 也就是說,疊加信號帶寬(0.35/。)以下的頻率分量基本上可以復(fù)現(xiàn)...
(3)設(shè)計仿真測試手段少 在工程實踐中,SI、PI和EMC設(shè)計、仿真、測試所需要的工具和設(shè)備比較昂貴,不如邏輯設(shè)計和電子設(shè)計所需要的設(shè)計、仿真和測試所需要的工具和設(shè)備普及。對于電源完整性設(shè)計、仿真和測試,有一些仿真分析工具軟件,但缺少的電源完整性的測...
1.1高速信號傳輸工程化技術(shù)問題 當(dāng)前,無論是消費類電子產(chǎn)品、商用類電子產(chǎn)品,還是電子產(chǎn)品,其處理能力均達到了較高的水平,尤其是一些具有標(biāo)志性的技術(shù)指標(biāo),如處理器主頻已經(jīng)達到GHz,其中的某些電信號傳輸速率已達到Gbps以上。如蘋果手機iPhoneX...
PCIe4.0的接收端容限測試在PCIel.0和2.0的時代,接收端測試不是必需的,通常只要保證發(fā)送端的信號質(zhì)量基本就能保證系統(tǒng)的正常工作。但是從PCle3.0開始,由于速率更高,所以接收端使用了均衡技術(shù)。由于接收端更加復(fù)雜而且其均衡的有效性會影響鏈路傳輸?shù)目?..
高速數(shù)字信號傳輸電路的設(shè)計與仿真 高速數(shù)字系統(tǒng)設(shè)計成功的關(guān)鍵在于保持信號的完整,而影響信號完整性(即信號質(zhì)量)的因素主要有傳輸線的長度、電阻匹配及電磁干擾、串?dāng)_等。設(shè)計過程中要保持信號的完整性必須借助一些仿真工具,仿真結(jié)果對PCB布線產(chǎn)生指導(dǎo)性意見,...
PCIe4.0的測試夾具和測試碼型要進行PCIe的主板或者插卡信號的一致性測試(即信號電氣質(zhì)量測試),首先需要使用PCIe協(xié)會提供的夾具把被測信號引出。PCIe的夾具由PCI-SIG定義和銷售,主要分為CBB(ComplianceBaseBoard)和CLB(...
簡單的去加重實現(xiàn)方法是把輸出信號延時一個或多個比特后乘以一個加權(quán)系數(shù)并和 原信號相加。一個實現(xiàn)4階去加重的簡單原理圖。 去加重方法實際上壓縮了信號直流電平的幅度,去加重的比例越大,信號直流電平被壓縮得越厲害,因此去加重的幅度在實際應(yīng)用中一般很少超過-...
數(shù)字信號的預(yù)加重(Pre-emphasis) 如前所述,很多常用的電路板材料或者電纜在高頻時都會呈現(xiàn)出高損耗的特性。目前的高速串行總線速度不斷提升,使得流行的電路板材料達到極限從而對信號有較大的損耗,這可能導(dǎo)致接收端的信號極其惡劣以至于...
規(guī)范中規(guī)定了共11種不同的Preshoot和De-emphasis的組合,每種組合叫作一個 Preset,實際應(yīng)用中Tx和Rx端可以在Link Training階段根據(jù)接收端收到的信號質(zhì)量協(xié)商 出一個比較好的Preset值。比如P4沒有任何預(yù)加重,P7強的預(yù)加...
雖然在編碼方式和芯片內(nèi)部做了很多工作,但是傳輸鏈路的損耗仍然是巨大的挑戰(zhàn),特 別是當(dāng)采用比較便宜的PCB板材時,就不得不適當(dāng)減少傳輸距離和鏈路上的連接器數(shù)量。 在PCIe3.0的8Gbps速率下,還有可能用比較便宜的FR4板材在大約20英寸的傳輸距離 加2...
數(shù)字信號的時鐘分配(ClockDistribution) 前面講過,對于數(shù)字電路來說,目前絕大部分的場合都是采用同步邏輯電路,而同步邏輯電路中必不可少的就是時鐘。數(shù)字信號的可靠傳輸依賴于準(zhǔn)確的時鐘采樣,一般情況下發(fā)送端和接收端都需要使用相同頻率的工作...
①理解電阻、電感、電容等特性,其本質(zhì)就是對電流、電流變化和電壓變化具有的抵抗力,以及電阻器、電感器、電容器幾種器件不僅具有主特性,在高速信號傳輸電路中還表現(xiàn)出其他的特性。 ②掌握高速信號傳輸、信號完整性、電源完整性和電磁兼容性的概念,以及高速信號傳輸...
數(shù)字信號的時鐘分配(ClockDistribution) 前面講過,對于數(shù)字電路來說,目前絕大部分的場合都是采用同步邏輯電路,而同步邏輯電路中必不可少的就是時鐘。數(shù)字信號的可靠傳輸依賴于準(zhǔn)確的時鐘采樣,一般情況下發(fā)送端和接收端都需要使用相同頻率的工作...
對于并行總線來說,更致命的是這種總線上通常掛有多個設(shè)備,且讀寫共用,各種信號分叉造成的反射問題使得信號質(zhì)量進一步惡化。 為了解決并行總線占用尺寸過大且對布線等長要求過于苛刻的問題,隨著芯片技術(shù)的發(fā)展和速度的提升,越來越多的數(shù)字接口開始采用串行總線。所...
需要注意的是,采用8b/10b編碼方式也是有缺點的,比較大的缺點就是8bit到10bit的編碼會造成額外的20%的編碼開銷,所以很多10Gbps左右或更高速率的總線不再使用8b/10b編碼方式。比如PCIe1.0和PCIe2.0的總線速率分別為2.5Gbps和...
偽隨機碼型(PRBS) 在進行數(shù)字接口的測試時,有時會用到一些特定的測試碼型。比如我們在進行信號質(zhì)量測試時,如果被測件發(fā)送的只是一些規(guī)律跳變的碼型,可能不了真實通信時的惡劣情況,所以測試時我們會希望被測件發(fā)出的數(shù)據(jù)盡可能地隨機以惡劣的情況。同時,因...
(1)電源完整性技術(shù)信號發(fā)生器產(chǎn)生波形完好的信號,信號接收器接收信號并正確解碼,都要具備一個必要條件:信號發(fā)生器電路和信號接收器電路的各電源供電正常,電路所需的各種電源電壓穩(wěn)定、功率充足。這就是電源完整性技術(shù)研究的主要內(nèi)容。 (2)信號完整性技術(shù)信號...
SigTest軟件的算法由PCI-SIG提供,會對信號進行時鐘恢復(fù)、均衡以及眼圖、抖 動的分析。由于PCIe4.0的接收機支持多個不同幅度的CTLE均衡,而且DFE的電平也 可以在一定范圍內(nèi)調(diào)整,所以SigTest軟件會遍歷所有的CTLE值并進行DFE的優(yōu)化,...
這種并/串轉(zhuǎn)換方法由于不涉及信號的編解碼,結(jié)構(gòu)簡單,效率較高,但是需要收發(fā)端進行精確的時鐘同步以控制信號的復(fù)用和解復(fù)用操作,因此需要專門的時鐘傳輸通道,而且串行信號上一旦出現(xiàn)比較大的抖動就會造成串/并轉(zhuǎn)換的錯誤。 因此,這種簡單的并/串轉(zhuǎn)換方式一般用...
數(shù)據(jù)經(jīng)過8b/10b編碼后有以下優(yōu)點: (1)有足夠多的跳變沿,可以從數(shù)據(jù)中進行時鐘恢復(fù)。正常傳輸?shù)臄?shù)據(jù)中可能會有比較長的連續(xù)的0或者連續(xù)的1,而進行完8b/10b編碼后,其編碼規(guī)則保證了編碼后的數(shù)據(jù)流中不會出現(xiàn)超過5個連續(xù)的0或1,信號中會出現(xiàn)足夠...
克勞德高速數(shù)字信號測試實驗室致敬信息論創(chuàng)始人克勞德·艾爾伍德·香農(nóng),以成為高數(shù)信號傳輸測試界的帶頭者為奮斗目標(biāo)??藙诘赂咚贁?shù)字信號測試實驗室重心團隊成員從業(yè)測試領(lǐng)域10年以上。實驗室配套KEYSIGHT/TEK主流系列示波器、誤碼儀、協(xié)議分析儀、矢量網(wǎng)絡(luò)分析儀...