7、晶振離芯片盡量近，且晶振下盡量不走線(xiàn)，鋪地網(wǎng)絡(luò)銅皮。多處使用的時(shí)鐘使用樹(shù)形時(shí)鐘樹(shù)方式布線(xiàn)。8、連接器上信號(hào)的排布對(duì)布線(xiàn)的難易程度影響較大，因此要邊布線(xiàn)邊調(diào)整原理圖上的信號(hào)(但千萬(wàn)不能重新對(duì)元器件編號(hào))。9、多板接插件的設(shè)計(jì)：(1)使用排線(xiàn)連接：上下接口一致；(2)直插座：上下接口鏡像對(duì)稱(chēng)，如下圖：10、模塊連接信號(hào)的設(shè)計(jì)：(1)若2個(gè)模塊放置在PCB同一面，則管教序號(hào)大接小小接大(鏡像連接信號(hào))；(2)若2個(gè)模塊放在PCB不同面，則管教序號(hào)小接小大接大。盡可能縮短高頻元器件之間的連接，設(shè)法減少他們的分布參數(shù)及和相互間的電磁干擾。高效PCB培訓(xùn)報(bào)價(jià)

⑶間距相鄰導(dǎo)線(xiàn)之間的距離應(yīng)滿(mǎn)足電氣安全的要求，串?dāng)_和電壓擊穿是影響布線(xiàn)間距的主要電氣特性。為了便于操作和生產(chǎn)，間距應(yīng)盡量寬些，選擇小間距至少應(yīng)該適合所施加的電壓。這個(gè)電壓包括工作電壓、附加的波動(dòng)電壓、過(guò)電壓和因其它原因產(chǎn)生的峰值電壓。當(dāng)電路中存在有市電電壓時(shí)，出于安全的需要間距應(yīng)該更寬些。⑷路徑信號(hào)路徑的寬度，從驅(qū)動(dòng)到負(fù)載應(yīng)該是常數(shù)。改變路徑寬度對(duì)路徑阻抗(電阻、電感、和電容)產(chǎn)生改變，會(huì)產(chǎn)生反射和造成線(xiàn)路阻抗不平衡。所以，保持路徑的寬度不變。在布線(xiàn)中，避免使用直角和銳角，一般拐角應(yīng)該大于90°。直角的路徑內(nèi)部的邊緣能產(chǎn)生集中的電場(chǎng)，該電場(chǎng)產(chǎn)生耦合到相鄰路徑的噪聲，45°路徑優(yōu)于直角和銳角路徑。當(dāng)兩條導(dǎo)線(xiàn)以銳角相遇連接時(shí)，應(yīng)將銳角改成圓形。湖北了解PCB培訓(xùn)布局大格點(diǎn)的精度有利于器件的對(duì)齊和布局的美觀(guān)。

FPGA管換注意事項(xiàng)，首先和客戶(hù)確認(rèn)是否可以交換以及交換原則，其次，在FPGA交換管腳期間，不允許有原理圖的更改，如果原理圖要更改，在導(dǎo)入更改之后再調(diào)整管腳，管換的一般原則如下，在調(diào)整時(shí)應(yīng)嚴(yán)格意遵守：（1）基本原則：管腳不能調(diào)整，I/O管腳、Input管腳或者Output管腳可調(diào)整。（2）FPGA的同一BANK的供電電壓相同，如果兩個(gè)Bank電壓不同，則I/O管腳不能交換；如果電壓相同，應(yīng)優(yōu)先考慮在同一BANK內(nèi)交換，其次在BANK間交換。（3）對(duì)于全局時(shí)鐘管腳，只能在全局時(shí)鐘管腳間進(jìn)行調(diào)整，并與客戶(hù)進(jìn)行確認(rèn)。（4）差分信號(hào)對(duì)要關(guān)聯(lián)起來(lái)成對(duì)調(diào)整，成對(duì)調(diào)整，不能單根調(diào)整，即N和N調(diào)整，P和P調(diào)整。（5）在管腳調(diào)整以后，必須進(jìn)行檢查，查看交換的內(nèi)容是否滿(mǎn)足設(shè)計(jì)要求。（6）與調(diào)整管腳之前的PCB文件對(duì)比，生產(chǎn)交換管腳對(duì)比的表格給客戶(hù)確認(rèn)和修改原理圖文件。

關(guān)鍵信號(hào)布線(xiàn)（1）射頻信號(hào)：優(yōu)先在器件面走線(xiàn)并進(jìn)行包地、打孔處理，線(xiàn)寬8Mil以上且滿(mǎn)足阻抗要求，如下圖所示。不相關(guān)的線(xiàn)不允許穿射頻區(qū)域。SMA頭部分與其它部分做隔離單點(diǎn)接地。（2）中頻、低頻信號(hào)：優(yōu)先與器件走在同一面并進(jìn)行包地處理，線(xiàn)寬≥8Mil，如下圖所示。數(shù)字信號(hào)不要進(jìn)入中頻、低頻信號(hào)布線(xiàn)區(qū)域。（3）時(shí)鐘信號(hào)：時(shí)鐘走線(xiàn)長(zhǎng)度＞500Mil時(shí)必須內(nèi)層布線(xiàn)，且距離板邊＞200Mil，時(shí)鐘頻率≥100M時(shí)在換層處增加回流地過(guò)孔。（4）高速信號(hào)：5G以上的高速串行信號(hào)需同時(shí)在過(guò)孔處增加回流地過(guò)孔。PCB培訓(xùn)還注重培養(yǎng)學(xué)員的實(shí)操能力。

模塊劃分（1）布局格點(diǎn)設(shè)置為50Mil。（2）以主芯片為中心的劃分準(zhǔn)則,把該芯片相關(guān)阻容等分立器件放在同一模塊中。（3）原理圖中單獨(dú)出現(xiàn)的分立器件，要放到對(duì)應(yīng)芯片的模塊中，無(wú)法確認(rèn)的，需要與客戶(hù)溝通,然后再放到對(duì)應(yīng)的模塊中。（4）接口電路如有結(jié)構(gòu)要求按結(jié)構(gòu)要求，無(wú)結(jié)構(gòu)要求則一般放置板邊。主芯片放置并扇出（1）設(shè)置默認(rèn)線(xiàn)寬、間距和過(guò)孔：線(xiàn)寬：表層設(shè)置為5Mil；間距：通用線(xiàn)到線(xiàn)5Mil、線(xiàn)到孔（外焊盤(pán)）5Mil、線(xiàn)到焊盤(pán)5Mil、線(xiàn)到銅5Mil、孔到焊盤(pán)5Mil、孔到銅5Mil；過(guò)孔：選擇VIA8_F、VIA10_F、VIA10等；（2）格點(diǎn)設(shè)置為25Mil，將芯片按照中心抓取放在格點(diǎn)上。（3）BGA封裝的主芯片可以通過(guò)軟件自動(dòng)扇孔完成。（4）主芯片需調(diào)整芯片的位置，使扇出過(guò)孔在格點(diǎn)上，且過(guò)孔靠近管腳，孔間距50Mil，電源/地孔使用靠近芯片的一排孔，然后用表層線(xiàn)直接連接起來(lái)。按照均勻分布、重心平衡、版面美觀(guān)的標(biāo)準(zhǔn)優(yōu)化布局；深圳如何PCB培訓(xùn)報(bào)價(jià)

通過(guò)學(xué)習(xí)PCB的結(jié)構(gòu)、材料以及層次設(shè)計(jì)，學(xué)員可以逐步了解不同類(lèi)型的PCB及其特點(diǎn)。高效PCB培訓(xùn)報(bào)價(jià)

電磁兼容問(wèn)題沒(méi)有照EMC（電磁兼容）規(guī)格設(shè)計(jì)的電子設(shè)備，很可能會(huì)散發(fā)出電磁能量，并且干擾附近的電器。EMC對(duì)電磁干擾（EMI），電磁場(chǎng)（EMF）和射頻干擾（RFI）等都規(guī)定了大的限制。這項(xiàng)規(guī)定可以確保該電器與附近其它電器的正常運(yùn)作。EMC對(duì)一項(xiàng)設(shè)備，散射或傳導(dǎo)到另一設(shè)備的能量有嚴(yán)格的限制，并且設(shè)計(jì)時(shí)要減少對(duì)外來(lái)EMF、EMI、RFI等的磁化率。換言之，這項(xiàng)規(guī)定的目的就是要防止電磁能量進(jìn)入或由裝置散發(fā)出。這其實(shí)是一項(xiàng)很難解決的問(wèn)題，一般大多會(huì)使用電源和地線(xiàn)層，或是將PCB放進(jìn)金屬盒子當(dāng)中以解決這些問(wèn)題。電源和地線(xiàn)層可以防止信號(hào)層受干擾，金屬盒的效用也差不多。對(duì)這些問(wèn)題我們就不過(guò)于深入了。電路的速度得看如何照EMC規(guī)定做了。內(nèi)部的EMI，像是導(dǎo)體間的電流耗損，會(huì)隨著頻率上升而增強(qiáng)。如果兩者之間的的電流差距過(guò)大，那么一定要拉長(zhǎng)兩者間的距離。這也告訴我們?nèi)绾伪苊飧邏海约白岆娐返碾娏飨慕档?span style="color:#f00;">低。布線(xiàn)的延遲率也很重要，所以長(zhǎng)度自然越短越好。所以布線(xiàn)良好的小PCB，會(huì)比大PCB更適合在高速下運(yùn)作。高效PCB培訓(xùn)報(bào)價(jià)